НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ
Рассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения числа тестовых векторов. Показ...
Saved in:
| Format: | Article |
|---|---|
| Language: | Russian |
| Published: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2018-10-01
|
| Series: | Informatika |
| Online Access: | https://inf.grid.by/jour/article/view/563 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| _version_ | 1832543202587967488 |
|---|---|
| collection | DOAJ |
| description | Рассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения числа тестовых векторов. Показывается, что для уменьшения задержки схемы можно переставлять входные шины. |
| format | Article |
| id | doaj-art-17ad32ab26c54b068b126a0fef8c9d5f |
| institution | Kabale University |
| issn | 1816-0301 |
| language | Russian |
| publishDate | 2018-10-01 |
| publisher | National Academy of Sciences of Belarus, the United Institute of Informatics Problems |
| record_format | Article |
| series | Informatika |
| spelling | doaj-art-17ad32ab26c54b068b126a0fef8c9d5f2025-02-03T11:51:41ZrusNational Academy of Sciences of Belarus, the United Institute of Informatics ProblemsInformatika1816-03012018-10-0102(18)6980529НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ01Объединенный институт проблем информатики НАН БеларусиОбъединенный институт проблем информатики НАН БеларусиРассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения числа тестовых векторов. Показывается, что для уменьшения задержки схемы можно переставлять входные шины.https://inf.grid.by/jour/article/view/563 |
| spellingShingle | НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ Informatika |
| title | НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ |
| title_full | НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ |
| title_fullStr | НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ |
| title_full_unstemmed | НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ |
| title_short | НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ |
| title_sort | нахождение задержек регулярных схем с последовательными соединениями транзисторов |
| url | https://inf.grid.by/jour/article/view/563 |