ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL

Предлагаются синтезируемые VHDL-модели параллельных автоматов, представленных на языке ПРАЛУ, и секвенциальных автоматов. Синтезируемыми являются такие VHDL-описания, по которым возможно автоматическое построение логических схем в заданных  базисах логических элементов....

Full description

Saved in:
Bibliographic Details
Format: Article
Language:Russian
Published: National Academy of Sciences of Belarus, the United Institute of Informatics Problems 2019-01-01
Series:Informatika
Online Access:https://inf.grid.by/jour/article/view/739
Tags: Add Tag
No Tags, Be the first to tag this record!
_version_ 1832543154555846656
collection DOAJ
description Предлагаются синтезируемые VHDL-модели параллельных автоматов, представленных на языке ПРАЛУ, и секвенциальных автоматов. Синтезируемыми являются такие VHDL-описания, по которым возможно автоматическое построение логических схем в заданных  базисах логических элементов.
format Article
id doaj-art-69abf48b9d1d4055946f277215882f0d
institution Kabale University
issn 1816-0301
language Russian
publishDate 2019-01-01
publisher National Academy of Sciences of Belarus, the United Institute of Informatics Problems
record_format Article
series Informatika
spelling doaj-art-69abf48b9d1d4055946f277215882f0d2025-02-03T11:51:45ZrusNational Academy of Sciences of Belarus, the United Institute of Informatics ProblemsInformatika1816-03012019-01-0101(5)6875705ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL0Объединенный институт проблем информатики НАН БеларусиПредлагаются синтезируемые VHDL-модели параллельных автоматов, представленных на языке ПРАЛУ, и секвенциальных автоматов. Синтезируемыми являются такие VHDL-описания, по которым возможно автоматическое построение логических схем в заданных  базисах логических элементов.https://inf.grid.by/jour/article/view/739
spellingShingle ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
Informatika
title ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
title_full ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
title_fullStr ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
title_full_unstemmed ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
title_short ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
title_sort описание параллельных и секвенциальных автоматов на языке vhdl
url https://inf.grid.by/jour/article/view/739