МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL
Рассматривается задача моделирования неисправностей блоков комбинационного типа СБИС, представленных на поведенческом уровне на языке VHDL. Предлагается формальный подход к решению задачи, в основе которого лежит построение тестов для разных реализаций операторов языка VHDL на базе применения систем...
Saved in:
Format: | Article |
---|---|
Language: | Russian |
Published: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2019-01-01
|
Series: | Informatika |
Online Access: | https://inf.grid.by/jour/article/view/783 |
Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
Similar Items
-
ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
Published: (2019-01-01) -
ПЕРСПЕКТИВЫ ИНФОРМАЦИОННОГО РАЗВИТИЯ МАРКЕТИНГОВОЙ ДЕЯТЕЛЬНОСТИ НА ОТРАСЛЕВОМ УРОВНЕ
by: S. Ashmarina, et al.
Published: (2018-03-01) -
МОДЕЛИРОВАНИЕ ПРОЦЕССОВ ПОИСКА ИНФОРМАЦИИ НА ОСНОВЕ РЕЛЯЦИОННОЙ АЛГЕБРЫ
Published: (2019-03-01) -
vMAGIC—Automatic Code Generation for VHDL
by: Christopher Pohl, et al.
Published: (2009-01-01) -
ОПРЕДЕЛЕНИЕ ТЕСТОВЫХ НАБОРОВ ДЛЯ ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙ АДРЕСНЫХ ЛИНИЙ ОЗУ
Published: (2018-10-01)