МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL
Рассматривается задача моделирования неисправностей блоков комбинационного типа СБИС, представленных на поведенческом уровне на языке VHDL. Предлагается формальный подход к решению задачи, в основе которого лежит построение тестов для разных реализаций операторов языка VHDL на базе применения систем...
Saved in:
| Format: | Article |
|---|---|
| Language: | Russian |
| Published: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2019-01-01
|
| Series: | Informatika |
| Online Access: | https://inf.grid.by/jour/article/view/783 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| _version_ | 1832543138839789568 |
|---|---|
| collection | DOAJ |
| description | Рассматривается задача моделирования неисправностей блоков комбинационного типа СБИС, представленных на поведенческом уровне на языке VHDL. Предлагается формальный подход к решению задачи, в основе которого лежит построение тестов для разных реализаций операторов языка VHDL на базе применения системы генерации тестов и моделирования неисправностей. Особенность получаемых функциональных моделей неисправностей состоит в их полном соответствии физическим неисправностям. |
| format | Article |
| id | doaj-art-24807e61d616422287c10ec5b6daf248 |
| institution | Kabale University |
| issn | 1816-0301 |
| language | Russian |
| publishDate | 2019-01-01 |
| publisher | National Academy of Sciences of Belarus, the United Institute of Informatics Problems |
| record_format | Article |
| series | Informatika |
| spelling | doaj-art-24807e61d616422287c10ec5b6daf2482025-02-03T11:51:46ZrusNational Academy of Sciences of Belarus, the United Institute of Informatics ProblemsInformatika1816-03012019-01-0103(7)135145747МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL0Белорусский государственный университетРассматривается задача моделирования неисправностей блоков комбинационного типа СБИС, представленных на поведенческом уровне на языке VHDL. Предлагается формальный подход к решению задачи, в основе которого лежит построение тестов для разных реализаций операторов языка VHDL на базе применения системы генерации тестов и моделирования неисправностей. Особенность получаемых функциональных моделей неисправностей состоит в их полном соответствии физическим неисправностям.https://inf.grid.by/jour/article/view/783 |
| spellingShingle | МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL Informatika |
| title | МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL |
| title_full | МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL |
| title_fullStr | МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL |
| title_full_unstemmed | МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL |
| title_short | МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDL |
| title_sort | моделирование неисправностей сбис на поведенческом уровне на языке vhdl |
| url | https://inf.grid.by/jour/article/view/783 |