НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ
Рассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения числа тестовых векторов. Показ...
Saved in:
Format: | Article |
---|---|
Language: | Russian |
Published: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2018-10-01
|
Series: | Informatika |
Online Access: | https://inf.grid.by/jour/article/view/563 |
Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
Similar Items
-
ВЕРИФИКАЦИЯ ЛОГИЧЕСКИХ СХЕМ, РЕАЛИЗУЮЩИХ СИСТЕМЫ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ
Published: (2018-04-01) -
АЛГОРИТМЫ МОДЕЛИРОВАНИЯ ПРОЦЕССОВ ФОРМИРОВАНИЯ АКТИВНЫХ ОБЛАСТЕЙ ЭЛЕМЕНТОВ ИНТЕГРАЛЬНЫХ СХЕМ ДЛЯ РЕАЛИЗАЦИИ НА ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМАХ
Published: (2018-11-01) -
Сognitive Сomplaints with Unilateral Temporal Lobe Compression
by: M.U. Kaverina, et al.
Published: (2024-05-01) -
Subregional System “Russia – Mongolia – China”: Transport and Сultural-Сivilizational Dimensions
by: Sergey G. Luzyanin, et al.
Published: (2024-12-01) -
Поздравление с Днем России
Published: (2022-06-01)