НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ
Рассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения числа тестовых векторов. Показ...
Saved in:
| Format: | Article |
|---|---|
| Language: | Russian |
| Published: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2018-10-01
|
| Series: | Informatika |
| Online Access: | https://inf.grid.by/jour/article/view/563 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Summary: | Рассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения числа тестовых векторов. Показывается, что для уменьшения задержки схемы можно переставлять входные шины. |
|---|---|
| ISSN: | 1816-0301 |